Technika sprzęgania układów w systemach mikroprocesorowych James W. Coffron, William E. Long

Produkt: Technika sprzęgania układów w systemach mikroprocesorowych James W. Coffron, William E. Long
Producent: 006 [97]
Kategoria: Elektryka, Elektronika

Sklep: antykwariatmole.abc24.pl

Cena brutto: 12,00 zł

Opis: WNT 1988 , stan db+ ( podniszczone lekko okładka) str. 348

ISBN 83-204-0942-x

W książce omówiono'w przystępny sposób zagadnienia związane ze sprzęganiem mikroprocesorów z pozostałymi układami systemu komputerowego oraz urządzeniami zewnętrznymi. Przytoczono' wiele schematów rozwiązań praktycznych. Książka jest przeznaczona dla inżynierów, techników i hobbystów interesujących się
zagadnieniami układów mikroprocesorowych.

Spis treści
Wstęp / 9
1. Struktura sprzętu: architektura łrójmagistralowa /II
1.1. Wprowadzenie /li
1.2. Trójmagistralowa architektura systemu / 12
1.3. Zapis danych do pamięci / 13
1.4. Odczyt danych z pamięci / 16
1.5. Zapis danych do urządzenia wyjściowego / 17
1.6. Odczyt danych z urządzenia wejściowego / 18
1.7. Podsumowanie wiadomości o architekturze trójmagistralowej / 19
1.8. Uwagi o realizacji architektury trójmagistralowej / 20
1.9. Magistrala adresowa mikraprocesora 8085 / 20
1.10. Uwagi o magistrali danych / 24
1.11. Buforowanie magistrali danych mikroprocesora 8035 / 25
1.12. Magistrala sterująca systemu z mikroprocesorem 8085 / 26
1.13. Podsumowanie wiadomości o systemie 8085 / 29
1.14. Realizacja architektury trójmagistralowej w systemie z mikroprocesorem Z80 / 29
1.15. Magistrala adresowa systemu z mikroprocesorem Z80 / 29
1.16. Magistrala danych systemu z mikroprocesorem Z80 / 29
1.17. Magistrala sterująca systemu z mikroprocesorem Z80 / 31
1.18. Podsumowanie wiadomości wstępnych / 33
2. Sprzęganie z pamięciami ROM i statycznymi pamięciami RAM / 34
2.1. Elektryczne połączenia z pamięcią / 34
2.2. Tor przesyłania adresu i buforowany tor danych dla pamięci ROM / 36
2.3. Pamięć ROM bez buforowania danych / 39
2.4. Pełna pamięć ROM o organizacji 4kX8 / 41
2.5. Tory przesyłania danych dla statycznych pamięci RAM z rozdzielonym we-wy / 43
2.6. Odczyt i zapis do pamięci z rozdzielonym we-wy / 44
2.7. Pełna pamięć RAM z rozdzielonym we-wy / 46
2.8. Tory przesyłania danych dla pamięci RAM ze wspólnym we-wy / 48
2.9. Pełny podsystem pamięci RAM ze wspólnym we-wy / 51
2.10. Zależności czasowe / 54
2.11. Podsumowanie / 56
3. Zasady sprzęgania z urządzeniami zewnętrznymi / 57
3.1. Struktura układu we-wy z adresowaniem bramy / 58
3.2. Struktura układu we-wy z adresowaniem dwustopniowym urządzenie-brama / 63
3.3. Struktura układu we-wy z adresowaniem liniowym / 66
3.4. Jednolite adresowanie we-wy i pamięci / 67
3.5. Komunikacja między mikroprocesorem i różnymi strukturami we-wy / 68
3.6. Podsumowanie / 77
4. Obciążenie magistrali. Statyczne parametry elektryczne / 78
4.1. Przegląd wewnętrznych struktur układów TTL / 78
4.2. Parametry i dane katalogowe cyfrowych układów scalonych / 81
4.3. Obciążenie magistrali adresowej / 89
4.4. Obciążenie magistrali danych / 94
4.5. Podsumowanie / 98
5. Sprzęganie z dynamicznymi pamięciami RAM / 99
5.1. Przegląd dynamicznych pamięci RAM / 99
5.2. Rzeczywisty moduł dynamicznej pamięci RAM / 104
5.3. Multipłeksowańie wejśćjłdresowych / 106
5.4. Wytwarzanie sygnału RAS / 108___
5.5. Wytwarzanie sygnałów MUX i CAS / 111
5.6. Odczyt i zapis danych do pamięci / 112
5.7. Dołączanie sygnałów wejściowych do pamięci / 113
5.8. Odświeżanie pamięci dynamicznej / 114
5.9. Układ odświeżania grupowego / 115
5.10. Dołączanie dynamicznej pamięci RAM do mikroprocesora Z80 / 118
5.11. Struktura podsystemu dynamicznej pamięci RAM / 119
5.12. Wytwarzanie sygnałów RAS, CAS i MUX / 122
5.13. Pełny podsystem dynamicznej pamięci RAM 8kX8 / 125
5.14. Podsumowanie / 130
6. Sprzęganie z układami logicznymi CMOS / 131
6.1. Układy logiczne CMOS / 131
6.2. Sprzęganie układów logicznych TTL i CMOS / 139
6.3. Podsumowanie / 143
7. Sprzęganie z zespołem wskaźników 7-segmentowych sterowanych sekwencyjnie / 144
7.1. Wprowadzenie / 144
7.2. Pojedynczy wskaźnik 7-segmentowy / 144
7.3. Zespół wskaźników 7-segmentowych / 147
7.4. Układy sterujące wybór segmentów i wybór pozycji / 150
7.5. Program sekwencyjnego sterowania zespołu wskaźników / 153
7.6. Wykonanie programu / 160
7.7. Sterowanie wskaźników ze wspólną anodą / 161
7.8. Podsumowanie / 163 '
8. Sprzęganie z układami o poziomach logicznych innych niż TTL. Zastosowanie optoizolatorów / 165
8.1. Wprowadzenie / 165
8.2. Wytwarzanie impulsów przyjmujących wartości dodatnie i ujemne / 169
8.3. Dołączanie do wejść układów TTL sygnałów o nietypowych poziomach napięć / 173
8.4. Układy sprzężenia optycznego / 176
8.5. Zastosowanie optoizolatorów do sprzęgania w systemach mikroprocesorowych / 180
8.6. Podsumowanie / 182
9. Zastosowanie przetworników cyfrowo-analogowych w układach sprzęgających/ 183
9.1. Wprowadzenie / 183
9.2. Podstawy przetwarzania eyfrowo-analogowego / 184
9.3. Przetwornik cyfrowo-analogowy o wyjściu prądowym / 186
9.4. Przetwarzanie prądu na napięcie / 189
9.5. Zwiększenie obciążalności układu / 190
9.6. Określenie zależności między stanem wejść przetwornika eyfrowo-analogowego
a jego napięciem wyjściowym / 191
9.7. Dołączenie przetwornika eyfrowo-analogowego do systemu mikroprocesorowego / 192
9.8. Podsumowanie / 195
10. Przetwarzanie analogowo-cyfrowe / 196
10.1. Wprowadzenie / 196
10.2. Podstawy przetwarzania analogowo-cyfrowego / 197
10.3. Konstrukcja taniego przetwornika analogowo-cyfrowego / 198
10.4. Struktura układowa przetwornika analogowo-cyfrowego / 201
10.5. Przetwornik analogowo-cyfrowy zawarty w jednym układzie scalonym / 204
10.6. Układ sprzęgający przetwornik analogowo-cyfrowy z systemem mikroprocesorowym / 211
10.7. Program umożliwiający współpracę mikroprocesora z przetwornikiem analogowo-cyfrowym / 212
10.8. Podsumowanie / 213
11. Sprzęganie komputera domowego TRS-80 model III z urządzeniami we-wy / 214
11.1. Wprowadzenie / 214
11.2. Trójmagistralowa architektura systemu TRS-80 / 214
11.3. Prosty układ we-wy / 218
11.4. Sprzęganie układu we-wy z systemem TRS-80 / 224
11.5. Podsumowanie / 225
12. Sprzęganie z programowanym układem we-wy / 227
12.1. Wprowadzenie / 227
12.2. Ogólna charakterystyka układu 8255 / 227
12.3. Sygnały mikroprocesora wykorzystywane do współpracy z układem 8255 / 230
12.4. Dołączanie układu 8255 do mikroprocesora / 230
12.5. Układ wytwarzający sygnał wyboru bramy / 232
12.6. Pełny układ połączeń / 233
12.7. Dołączanie elementów zewnętrznych do bram układu 8255 / 236
12.8. Współpraca układu 8255 z dwukierunkowym buforem magistrali danych / 238
12.9. Program sterujący układ 8255 / 242
12.10. Podsumowanie / 243
13. Sprzęganie z magistralą S-100 / 244.
13.2. Linie magistrali S-100 / 244
13.3. Generacja sygnałów sterujących / 247
13.4. Generacja sygnału odczytu z pamięci / 250____
13.5j Generacja sygnałów sterujących IOW oraz IOR / 251
13.6. Sygnały sterujące — podsumowanie / 253
13.7. Struktura magistrali S-100 / 253
13.8. Sprzęganie klawiatury z magistralą S-100 / 257
13.9. Inny przykład sprzęgania z magistralą S-100 / 261
13.10. Zdalna część układu sprzęgającego / 267
13.11. Dołączanie p

< porzedni produkt | powrót do strony podglądu produktów | nastepny produkt >

ZAŁÓŻ SWÓJ WŁASNY SKLEP INTERNETOWY !!!
abc24.pl - proste, tanie i niezawodne rozwiązanie e-commerce dla Ciebie ! Testuj za darmo !