Opis: WKiŁ 1986 str. 400 stan db+ (podniszczona lekko okładka, przykurzona, pieczątki) Książka jest monografią przedstawiającą podstawy teoretyczne projektowania układów cyfrowych. Podaje m.in. tak rzadko omawiane metody opisu, jak sieci działań i sieci Petriego. W zakresie nowych sposobów realizacji podaje, obok tradycyjnych, zasady projektowania układów z wykorzystaniem multiplekserów, demultiplekserów, PLA, pamięci i elementów progowych. Omawia również metody testowania układów budowanych z wykorzystaniem elementów małej i dużej skali integracji. Od autorów Wykaz ważniejszych oznaczeń , 1. Pojęcia podstawowe doc. dr hab. inż. Aleksander Albicki dr inż. Tadeusz Luba prof. dr inż. Władysław Majewski 1.1. Wprowadzenie 1.2. Pojecie układu logicznego 1.3. Pojęcie automatu skończonego 1.4. Wybrane zagadnienia teorii automatów 1.5. Przykłady automatów 1.6. Pojęcie sieci działań 1.7. Pojęcie sieci Petriego 1.8. Charakterystyka procesu projektowania układów logicznych Literatura 2. Układy kombinacyjne dr inż. Tadeusz Luba dr inż. Bogdan Zbierzchowski 2.1. Zagadnienia ogólne 2.2. Podstawowe pojęcia algebry Boole'a 2.3. Minimalizacja form boolowskich 23.1. Zasady minimalizacji form boolowskich 2.3.2. Metoda tablic Karnaugha minimalizacji form boolowskich 2.3.3. Metoda Quine'a-McCluskey'a minimalizacji form boolowskich 2 3.4. Minimalizacja form boolowskich dla zespołu funkcji metodą prostych implikantów 2.3.5. Minimalizacja form boolowskich dla funkcji słabo określonych 2.3.5.1. Metoda tablic niezgodności Z3.5.2. Metoda redukcji quasi-implikantów 2.4. Układy kombinacyjne jako realizacja form boolowskich 2.5. Układy kombinacyjne jako realizacja tablicowej postaci funkcji boolowskich 2.6. Synteza układów kombinacyjnych metodą dekompozycji funkcji boolowskich 2 6.1. Wprowadzenie 2.6.2. Dekompozycja prosta 2.6.3. Dekompozycja iloczynowa 2.6.4. Dekompozycja złożona 2.6.5. Dekompozycja układów funkcji boolowskich 2.6.6. Funkcje progowe 2.6.7. Elementy progowe 2.7. Zjawiska szkodliwe w układach kombinacyjnych 2.7.1. Zagadnienia ogólne 2.7.2. Hazard statyczny 2.7.3. Hazard dynamiczny Literatura 3. Układy sekwencyjne doc. dr hab. inż. Aleksander Albicki dr inż. Krzysztof Jasiński dr inż. Tadeusz Luba prof. dr inż. Władysław Majewski dr inż. Bogdan Zbierzchowski 3.1. Wprowadzenie 3.2. Zjawiska fizyczne w układach sekwencyjnych 3.2.1. Wprowadzenie 3.2.2. Zależności czasowe 3.2.3. Układy synchroniczne i asynchroniczne 3.2.4. Analiza układów asynchronicznych potencjałowych 3.2.5. Analiza układów synchronicznych 3.3. Synteza właściwa 3.3.1. Wprowadzenie 3.3.2. Tworzenie grafu automatu i sieci Petriego 3.4. Minimalizacja liczby stanów wewnętrznych 3.4.1. Charakterystyka ogólna minimalizacji 3.4.2. Metoda ogólna minimalizacji 3.4.3. Redukcja wstępna 3.4.4. Minimalizacja liczby stanów automatów zupełnych 3.4.5. Metoda systematyczna wyznaczania rodziny {Pj}, przykłady 3.4.6. Zamiana automatu Moore'a na automat Mealy'ego 3.5. Synteza kombinacyjna 3.5.1. Wprowadzenie . 3.5.2. Charakterystyki logiczne przerzutników 3.5.3. Metoda tablicowa bezpośrednia 3.5.4. Metoda transformacji tablic 3.5.5. Przykłady syntezy kombinacyjnej układów asynchronicznych potencjałowych 3.6. Metody kodowania stanów wewnętrznych 3.6.1. Ogólna charakterystyka kodowania 3.6.2. Układy małej skali integracji 3.6.3. Układy z rejestrami przesuwającymi 3.6.4. Układy z multiplekserami 3.6.4.1. Wprowadzenie 3.6.4.2. Dekompozycja łańcuchowa funkcji wzbudzeń automatu' 3.6.4.3. Układy z jednorodnymi funkcjami wzbudzeń 3.6.5. Układy z pamięciami 3.6.6. Kodowanie stanów wewnętrznych dla układów asynchronicznych potencjałowych 3.6.6.1. Wprowadzenie 3.6.6.2. Kodowanie nadmiarowe stanów wewnętrznych 3.6.6.3. Kodowanie stanów wewnętrznych metodą warunków elementarnych 3.6.6.4. Kodowanie stanów wewnętrznych metodą prób 3.7. Układy samosynchroniczne 3.8. Układy opisywane sieciami działań 3.8.1. Wprowadzenie 3.8.2. Rozdzielacze warunkowe 3.8.2.1. Rozdzielacze warunkowe o stanach wewnętrznych kodowanych kodem 1 z n ? 5.2.2. Rozdzielacze warunkowe o stanach wewnętrznych kodowanych kodem binarnym 3.8.3. Mikroprogramowane układy sterujące 3.8.3.1. Wprowadzenie 3.8.3.2. Adresowanie strefowe 3.8.3.3. Generacja sterowań 3.8.3.4. Synteza układów mikroprogramowanych Literatura 4. Synteza elektryczna dr inż. Andrzej Kostka dr inż. Tadeusz Luba dr inż. Bogdan Zbierzcliowski 4.1. Wstęp 4.2. Parametry cyfrowych układów scalonych 4.3. Podstawowe techniki realizacji układów scalonych 4.3.1. Bramki TTL 4.3.2. Bramki MOS 4.3.3. Podstawowe dane techniczne produkowanych układów scalonych 4.4. Elementarne układy pamięciowe — przerzutniki 4.4.1. Wiadomości podstawowe 4.4.2. Przerzutniki asynchroniczne 4.4.3. Przerzutniki synchroniczne . 4.4.3.1. Informacje ogólne 4.4.3.2. Przerzutniki synchronizowane szerokością impulsu 4.4.3.3. Przerzutniki o synchronizacji dwustopniowej 4.4.3.4. Przerzutniki wyzwalane zboczem impulsu zegarowego 4.5. Elementy pomocnicze 4.5.1. Przerzutnik monostabilny 4.5.2. Przerzutnik Schmitta 4.5.3. Przerzutnik astabilny 4.5.4. Układ różniczkujący 4.6. Bloki funkcjonalne 4.6.1. Wprowadzenie 4.6.2. Rejestry 4.6.3. Liczniki 4.6.4. Kodery i dekodery 4.6.5. Multipleksery i demultipleksery 4.6.6. Sumatory i komparatory 4.6.7. Pamięci 4.6.7.1. Pamięci typu RAM 4.6.7.2. Pamięci stałe ROM 4.7. Przykłady projektowania układów logicznych 4.8. Zarys organizacji projektowania urządzeń Literatura 5. Testowanie układów logicznych dr inż. Andrzej Ignaczak 5.1. Wprowadzenie 5.2. Uszkodzenia w układach logicznych 5.3. Ogólne pojęcia procesu testowania 5.4. Metody testowania układów małej skali integracji 5.4.1. Metody testowania układów kombinacyjnych . 5.4.1.1. Przegląd metod klasycznych 5.4.1.2. Metoda bezpośrednia 5.4.1.3. Tworzenie schematu testowania 5.4.2. Problemy testowania układów sekwencyjnych 5.5. Inne sposoby testowania — analiza sygnatur 5.6. Zasady testowania układów średniej i dużej skali integracji 5.6.1. Testowanie losowe 5.6.2. Projektowanie ułatwiające testowanie 5.6.3. Problemy testowania układów PLA 5.7. Symulacja Literatura 6. Przykłady syntezy układów cyfrowych dr inż. Krzysztof Jasiński 6.1. Wprowadzenie 6.2. Przykłady systematycznego projektowania układów logicznych 6.2.1. Synteza przy użyciu elementów SSI 6.2.2. Synteza z zastosowaniem elementów MSI 6.3. Przykłady syntezy blokowej 6.3.1. Układ do badania zgodności słów 6.3.2. Koder kodu 4B-3T Literatura Dodatek
|
randki |
CyberCiekawostki |
darmowe aliasy |
darmowe forum |
promocje |
opinie, testy, oceny
darmowa toplsta | reklama internetowa
darmowa toplsta | reklama internetowa